Новости SOC от Dacafe (http://www.dacafe.com), Июнь 2004 года =================================================================== 1 июня OCP IP расширяет свою университетскую программу 1 июня National Semiconductor выпускает новое поколение связующих процессоров для встроенных приложений автомобильной автоматики 1 июня Семинар 'UML для разработчиков SoC' на 41-ой DAC 1 июня ВВедение в чипы и EDA - двухчасовое занятие для "не специалистов" - посетителей DAC 3 июня Altium добавляет в Nexar поддержку Spartan-3, синтезатора XST и последних версий программного обеспечения ISE 3 июня Киоски служб консультации - впервые на 41-ой DAC 3 июня OSCI и OCP IP объединяют усилия в стандартизации на уровне TLM 3 июня Система Catapult C фирмы Mentor Graphics синтезирует из Untimed C++ оптимизированные описания аппаратного обеспечения для ASIC/FPGA 3 июня Siemens применила Catapult C Synthesis 3 июня Synfora присоединилась к Cadence Connections Program с целью обеспечить интегрированный синтез типа "Algorithm-to-Tapeout" 3 июня Atrenta выпускает PeriScope - для автоматизации функционального анализа и сокращения времени верификации 3 июня EVE назначает Maojet эксклюзивным дистрибьютором ZeBu на Тайване 3 июня Athena Semiconductors выпускает чип-сеты для LAN 802.11abg 802.11bg для плат с форм-факторами Cardbus и MiniPCI 3 июня Texas Instruments публикует два документированных проекта для цифровых портативных медиа-плейеров 3 июня Agere Systems выпускает контроллеры PCI Express и Gigabit Ethernet 3 июня Cadence Encounter Platform поддерживает библиотеки фирмы Virage Logic для проектирования Structured-ASIC 3 июня Cadence и CoWare поддерживают ESL-проектирование 3 июня Staktek и TAEC анонсируют 576Mb (16Mx36) Network FCRAM 3 июня Visual ESC от Summit Design поддерживает MIPS64 5K и память от Denali 3 июня Avertec анонсирует открытие штаб-квартиры в Силиконовой долине 3 июня Summit Design организовала симпозиум по ESL-проектированию в рамках 41-ой DAC 3 июня EPSON подписала новое соглашение с Novas 3 июня Использование новой технологии компиляции Viper в Tasking M16C повысило производительность кода на 40%, и сократило размер на 15% 3 июня Faraday использует средства синтеза ASIC от Incentia 3 июня Philips использует Synopsys Galaxy 3 июня Hier Design лицензировала средства визуализации схем от Concept Engineering 3 июня Incentia анонсирует выпуск новых версий (2004.05) своих средств синтеза и временного анализа: TimeCraft, DesignCraft и DesignCraft Pro. 3 июня Первые cdma2000-компоненты (по стандарту 1xEV-DV) для мобильных устройств третьего поколения разработаны Texas Instruments и STMicroelectronics 3 июня Agere Systems выпускает компактный элемент памяти на 2Гбайта для мобильных устройств 3 июня Goyatek выбрала в качестве средства синтеза DesignCraft фирмы Incentia 3 июня Silicon Canvas купила Cohesion's AMS Schematic Entry 3 июня Pulsic анонсирует выпуск новой версии Lyric Physical Design Framework своего средства физического синтеза 3 июня Silicon Navigator лицензировала средства визуализации схем фирмы Concept Engineering 6 июня Jeda Technologies анонсирует верификационные IP-компоненты: PCI-X, SPI-4, Ethernet, ARM AMBA 7 июня Synopsys и ARM сотрудничают в продвижении AMBA AXI 7 июня Zoran Corporation купила Emblaze Semiconductor и входит на рынок мультимедийных мобильных телефонов 7 июня Xilinx купила Hier Design 7 июня LSI Logic развивает платформу RapidChip 7 июня Celoxica получила финансирование в размере $6.3 миллионов 7 июня Prentice Hall опубликовал новую книгу главы Tensilica Chris Rowen под названием "Engineering the Complex SOC: Fast, Flexible Design with Configurable Processors" 7 июня EVE и Novas сотрудничают в создании оптимальных средств верификации и отладки SoC 7 июня Toshiba начала производство SoC на базе X-архитектуры 7 июня Synopsys coreAssembler уменьшает сроки и стоимость проектирования SoC 7 июня Celoxica Agility Compiler синтезирует из SystemC описания на Verilog или VHDL 7 июня Mentor Graphics покупает 0-In Design Automation 7 июня 0-In Design Automation анонсирует поддержку SystemVerilog 3.1a и IEEE-1076 VHDL в Archer Verification 7 июня CoWare SPW интегрировала симулятор ModelSim 8 июня Atrenta получила финансирование в размере $11M 8 июня QualCore Logic стала членом IBM IP Collaboration Program 8 июня Altera сотрудничает с Synopsis в поддержке Hardcopy Structured ASIC 8 июня Mentor Graphics купила Atair Compiler Technology (Австрия) 8 июня Graham Hellestrand, основатель VaST, избран IEEE Fellow 14 июня Synplicity адаптировала свои средства синтеза для Gate Array фирмы NEC Electronics 14 июня MIPS Technologies выбрала SRS TruSurround XT в качестве стандартной технологии поддержки пользовательского аудио 14 июня Texas Instruments использует OCP-IP в своей архитектуре OMAP 2 14 июня Realtek Semiconductor использовала IP компонету PCI Express из библиотеки Synopsys DesignWare 15 июня Транслятор GDS-to-OASIS бесплатно раздается с сайта Mentor Graphics 21 июня Synopsys и Virtio сотрудничают в разработке средств ESL- проектирования 21 июня Synopsys анонсирует серию семинаров по Galaxy 21 июня Infineon выбрала процессор 4KEc от MIPS Technologies для своих новых устройств передачи мультимедиа-данных 22 июня EVE анонсирует ZeBu-XL 22 июня Mentor Graphics использует Intraware SubscribeNet Service для распространения программного обеспечения 22 июня Texas Instruments сотрудничает с Nortel Networks для ускорения разработок VoIP 22 июня Zarlink и Redux анонсируют интероперабельность продуктов, выполненных по спецификациям MEF (Metro Ethernet Forum) и CESoE (Circuit Emulation Services over Ethernet) 22 июня RTOS Nucleus PLUS от Accelerated Technology теперь работает и процессоре Freescale i.MX1, базирующемся на ядре ARM920T 22 июня Zarlink и Axerra достигли интероперабельности IP/Ethernet/MPLS (Multi-Protocol Label Switching) 23 июня Synopsys инвестирует в HPL Technologies 24 июня Cadence сотрудничает с Tech Museum of Innovation 28 июня Virage Logic выпускает IPrima Mobile - IP-платформу с ультра-низким потреблением энергии 28 июня Synplicity выпускает новые версии своих средств синтеза FPGA Synplify и Amplify 28 июня Novas третий год подряд получает наибольшее признание пользователей по версии CMP 2004 EDA 28 июня Lattice Semiconductor анонсирует новые FPGA LatticeECP-DSP ("EConomyPlusDSP") 28 июня Altium выпускает новую версию P-CAD (P-CAD 2004) 1 июня OCP IP расширяет свою университетскую программу Open Core Protocol International Partnership (OCP-IP) - это ассоциация, которая работает над созданием общего стандарта для интерфейсов(называемых также socket) IP (intellectual property) компонент, в целях упрощения проектирования SoC на принципах 'plug and play'. OCP IP выложила список всех главных статей и других источников информации в области SoC на своем Web-сайте. Кроме того, на том же сайте появилась специальная страничка, в которой перечисляются возможности прямого сотрудничества университетов с OCP IP. Сотрудничество спонсируется лидерами из OCP-IP Working Groups. Члены OCP-IP University Program получают бесплатный доступ на сайте к информации, доступной только для членов OCP IP, бесплатное программное обеспечение, бесплатнную техническую поддержку и обучающие курсы, готовые к включению в учебные программы. Многие престижные университеты мира и исследовательские центры SoC уже стали членами этой программы, например: Tampere University of Technology (Finland), University of British Columbia, Royal Institute of Technology (Sweden), UC Berkeley, NTHU (Taiwan), STARC (Japan), ECSI, CNFM (France). Уже сотни раз спецификации OCP требовались и получались университетами. Более 95% респондентов планируют использовать эти спецификации в обучении и проектах. OCP IP создана в декабре 2001 года, среди основателей: Nokia Texas Instruments, STMicroelectronics, United Microelectronics Corporation, Toshiba Semiconductor Group (включая Toshiba America TAEC), Sonics и др. www.ocpip.org/university/biblio_main www.ocpip.org/university/opportunities www.OCPIP.org 1 июня National Semiconductor выпускает новое поколение связующих процессоров для встроенных приложений автомобильной автоматики Эти процессоры обеспечивают простой и дешевый способ связывания в автомобиле устройств различных типов посредством сетей (wide-area, local-area или personal-area сетей). Эти новые связующие процессоры интегрируют беспроводную технологию Bluetooth, интерфейсы CAN (controller area network) и USB (universal serial bus), а также дополнительное программное обеспечение для ускорения разработки приложений типа 'handsfree' и GPS. Новые процессоры могут также быть использованы в потребительских медицинских и промышленных устройствах, таких как удаленные датчики или персональные 'health data loggers'. Новые процессоры CP3BT23, CP3BT26, CP3UB26 и CP3CN23 пополнили семейство CP3000, основанное на собственном 16-битном микроконтроллерном ядре CompactRISC, имеется 256 Кбайт внутрикристальной флеш-памяти программ, 32 Кбайт внутрикристальной статической RAM, дополнительные 8 Кбайт внутрикристальной флеш-памяти данных и возможность адресовать до 12 мегабайт внешней памяти. Периферийные устройства включают разнообразные таймеры, USART, UART, SPI, программируемые порты ввода-вывода. Процессоры работают на частоте от 0 до 24 Мгц при температуре от -40 до +85 градусов по Цельсию. Цена - до $10 в партиях по 10,000. www.national.com/appinfo/cp3000/ 1 июня Семинар 'UML для разработчиков SoC' на 41-ой DAC Это первый семинар такого рода на DAC (Design Automation Conference). UML 2.0 находится на финальной стадии принятия его как стандарта OMG (Object Modeling Group). Участие в семинаре платное - $100 для членов ACM или IEEE и $150 для не-членов. www.dac.com 1 июня ВВедение в чипы и EDA - двухчасовое занятие для "не специалистов" - посетителей DAC На семинаре представлено упрощенное объяснение, как изготавливаются чипы, иллюстрируется проектирование чипов с использованием программных средств, предоставляется возможность увидеть и потрогать устройства, с помощью которых делаются чипы и электронные продукты. Участие платное - $10. 3 июня Altium добавляет в Nexar поддержку Spartan-3, синтезатора XST и последних версий программного обеспечения ISE Система Nexar ориентирована на разработку устройств, основанных на процессоре на базе FPGA. Цена - $7,995. FPGA Spartan-3 выполняются по технологии 90 нм, содержат от 50K до 5M ситемных вентилей, имеют самую низкую цену - от $2.95 до $11.95 www.altium.com/nexar www.xilinx.com/spartan 3 июня Киоски служб консультации - впервые на 41-ой DAC Среди фирм, работающих в таких киосках на DAC - World-ValleyPR, SOCcentral.com, SynthWorks, Formal Documentation Technologies. 3 июня OSCI и OCP IP объединяют усилия в стандартизации на уровне TLM OSCI (Open SystemC Initiative) и OCP IP (Open Core Protocol International Partnership) работают вместе над созданием интероперабельной инраструктуры моделирования под названием Transaction Level Modeling (TLM) на базе SystemC. Это партнерство сформировано в ответ на рост числа пользователей SystemC для создания моделей. Изначально OSCI нацелена на разработку и продвижение SystemC, библиотеки C++ классов для высокоуровневого проектирования электронных систем, в то время как OCP IP создавалась для выработки стандарта на интерфейсы IP-компонент для упрощения проектирования SoC на принципах 'plug and play'. Цель партнерства - обеспечить, чтобы транзактные модели OCP IP могли функционировать поверх стандартных OSCI API. В рабочей группе OSCI уже 52 члена из таких организаций как ARM, Coware, Cadence Design Systems, Calypto Design Systems, Eklectic Ally, Forte Design Systems, Fujitsu, Mentor Graphics, NEC, Philips, Summit Design, University of Tubengen. www.systemc.org www.ocpip.org 3 июня Система Catapult C фирмы Mentor Graphics синтезирует из Untimed C++ оптимизированные описания аппаратного обеспечения для ASIC/FPGA Mentor Graphics утверждает, что Catapult C Synthesis - это единственное средство синтеза по алгоритмам, которое использует чистый untimed (без расширений для поддержки временных конструкций) C++ и что такой подход сокращает время создания RTL-описаний в 20 раз по сравнению с традиционной ручной разработкой. Такой подход чрезвычайно привлекателен для использования при разработке приложений с интенсивными вычислениями, таких как беспроводные коммуникации, обработка видео и образов. Catapult C Synthesis интегрирован с симулятором аппаратного обеспечения ModelSim, что обеспечивает полный цикл проектирования основанный на C. Уже 10 реальных проектов выполнено с помощью Catapult C Synthesis. В результате получено надежное аппаратное обеспечение, на 50% меньшего размера и со занчительной экономией времени разработки. Сегодняшние сложные и высокопроизводительные проекты невозможно создавать методами ручной разработки RTL. Кроме того, ручная разработка на уровне RTL практически исключает полное исследование проектного пространства, что приводит к созданию неоптимальных проектов по производительности и занимаемой площади. Однако средства поведенческого синтеза первого поколения не удовлетворяли разработчиков сложных проектов. Поднимая уровень абстракции до уровня untimed C++, разработчики аппаратного обеспечения могут автоматически создавать проекты от С моделей к аппаратному обеспечению. Catapult C Synthesis - это единственный продукт, в котором и алгоритм функционирования, и интерфейсы описаны без использования временных конструкций. Как результат, разработчики могут выполнять детальный анализ типа 'что если' ('what-if') для различных микроархитектур и интерфейсов. Catapult C создает RTL, который может быть синтезирован в вентили стандартными средствами синтеза, такими как Design Compiler для ASIC или Precision RTL для FPGA. Catapult C Synthesis использует Catapult C Library Builder для сбора детальных данных о целевых технологиях. Это позволяет точно планировать аппаратные ресурсы и быстро обеспечивать точные оценки площади и задержек. Catapult C Library Builder позволяет также использовать готовые IP-компоненты. www.mentor.com/C-design 3 июня Siemens применила Catapult C Synthesis Применение Catapult C Synthesis сократило на 50% время разработки RTL-описаний реального проекта в области VoIP. При этом сгенерированный RTL соответствовал запланированным спецификациям площади и производительности. 3 июня Synfora присоединилась к Cadence Connections Program с целью обеспечить интегрированный синтез типа "Algorithm-to-Tapeout" Synfora планирует интегрировать свой продукт PICO Express в в средства синтеза(BuildGates), симуляции(NC-Verilog), верификации (Cadence Incisive) и платформенного проектирования (Encounter) от Cadence. PICO Express - первое (по мнению специалистов фирмы Synfora) средство синтеза типа "algorithm-to-tapeout". PICO Express позволяет инженерам выполнять эффективный анализ типа "what-if" и затем автоматически создавать эффективное аппаратное обеспечение из алгоритмических C-описаний. PICO Express базируется на разработанной Synfora конфигурируемой пользователями архитектуре "Pipeline of Processor Array" при генерации эффективного аппаратного обеспечения. Эта архитектура чрезвычайно гибкая, что позволяет автоматически подстраивать ее под специфицированный алгоритм. Такой подход сокращает от месяцев до дней сроки разработки RTL-кода и существенно уменьшает стоимость верификации, поскольку используются ранее верифицированные блоки и "корректный-по-построению" синтез, а также автоматически генерируются тест-бенчи для верификации получаемых автоматически RTL-описаний. Все это вместе обеспечивает более полное исследование проектного пространства и нахождение оптимального способа аппаратной реализации заданных алгоритмов. В настоящее время в Cadence Connections Program участвуют более 120 компаний. Synfora основана в 2003 году с целью разработать и внедрить эффективную технологию синтеза типа "algorithm-to-tapeout", которая позволит инженерам быстро исследовать и аппаратно реализовывать алгоритмы, заданные с помощью языка программирования C. Разрабатываемая Synfora технология синтеза получила название PICO (Program In Chip Out). www.synfora.com www.connectionsprogram.com 3 июня Atrenta выпускает PeriScope - для автоматизации функционального анализа и сокращения времени верификации PeriScope верифицирует RTL-проекты и предсказывает возможные проблемы. PeriScope анализирует RTL-описание на функциональную корректность (не используя полных циклов симуляции и синтеза, традиционно требующие много времени). PeriScope является дополнением к ранней разработке Atrenta SpyGlass. Поскольку изготовление чипов по технологиям менее 180 нм превышает десятки миллионов долларов, требуются средства сокращения подобных расходов. Среди классов функциональных ошибок, обнаруживаемых PeriScope, такие как: clocking errors, недостижимый код, конфликты на шинах с тремя состояниями. PeriScope использует специальный программный код (engine) для ABV (assertion-based verification), CDC (Clock Domain Crossing) анализа. PeriScope использует комбинацию формальной верификации и симуляции для обнаружения таких проблем как конфликты на шине, не-инициализированная память, противоречивая подача сигналов (simultaneous set/reset). PeriScope обеспечивает целенаправленную функциональную верификацию конечных автоматов (Finite State Machines (FSMs)), включая поиск недостижимых состояний, 'dealock'-состояний, неактивных переходов между состояниями. PeriScope полностью поддерживает OVL (Open Verification Library) assertions, стандартизованные Accellera, включая контроль FIFO (overflow/underflow) и handshaking. В PeriScope планируется поддержать и другие языки assertions, например, PSL. PeriScope доступен для операционных систем Solaris, HP-UX и Linux. Цена - от $50,000 за разовую лицензию на ограниченное время. www.atrenta.com 3 июня EVE назначает Maojet эксклюзивным дистрибьютором ZeBu на Тайване Maojet Technology Corporation - это тайваньская компания со штаб-квартирой в Taipei и офисом в Hsin-Chu, основанная в 1992 году - профессиональный дистрибьютор программного обеспечения для EDA и IP-компонент на Тайване и в Китае. ZeBu ("Zero Bugs") - платформа для совместной верификации аппаратного и программного обеспечения, разработаннная EVE. EVE (Emulation and Verification Engineering) - американская компания (San Jose, Calif.), имеет офис в Palaiseau, France. www.eve-team.com www.maojet.com.tw 3 июня Athena Semiconductors выпускает чип-сеты для LAN 802.11abg 802.11bg для плат с форм-факторами Cardbus и MiniPCI Athena Semiconductors, Inc. - это fabless-компания со штаб-квартирой во Фремонте, Калифорния(США) и центрами проектирования в Афинах (Греция) и Бангалоре (Индия). www.athenasemi.com 3 июня Texas Instruments публикует два документированных проекта для цифровых портативных медиа-плейеров Эти проекты разработаны партнерами TI - Federal Technologies Limited (Fedtec) и Ingenient Technologies. MP4900-BRD-DM320-20 (от Ingenient) работает под Embedded Linux или под собственным Microkernel и Ingenient Multimedia Framework, которая включает прикладное программное обеспечение и пользовательский графический интерфейс. Устройство может декодировать или 1/2 D1 Windows Media Video 9 (WMV) или CIF H.264 со скоростью 30 кадров в секунду, а также кодировать по стандарту MPEG-4 со скоростью 30 кадров в секунду. FPMC320 (от Fedtec) работает под операционной системой FedLinux. Он может кодировать и декодировать по стандарту MPEG-4 со скоростью 30 кадров в секунду. www.ingenient.com www.fedtec.com www.ti.com/portableaudio4 3 июня Agere Systems выпускает контроллеры PCI Express и Gigabit Ethernet www.agere.com 3 июня Cadence Encounter Platform поддерживает библиотеки фирмы Virage Logic для проектирования Structured-ASIC www.viragelogic.com www.cadence.com 3 июня Cadence и CoWare поддерживают ESL-проектирование Осуществлена более тесная интеграция между CoWare SystemC-based ConvergenSC SoC/ConvergenSC Model Library и платформой функциональной верификации Cadence Incisive. Важным шагом в развитии ESL (Electronic System-Level) проектирования стало создание SystemC моделей процессоров семейства ARM. ConvergenSC и Incisive используют единую технологию симуляции SystemC и поддержки компиляции. SystemC модели процессоров и шин одинаково симулируются в ConvergenSC и Incisive. ConvergenSC имеет графическую среду проектирования с атоматической генерацией RTL-описаний по TLM-описаниям. ConvergenSC обеспечивает отладку SystemC-описаний. Incisive поддерживает совместную отладку SystemC, Verilog, VHDL) и интеграцию со средствами отладки программного обеспечения от третьих фирм. Cadence Incisive 5.3 и CoWare ConvergenSC 2004.1 уже продаются. www.cadence.com/products/request_info/requestproductinfo.aspx www.coware.com 3 июня Staktek и TAEC анонсируют 576Mb (16Mx36) Network FCRAM Этот чип интегрирует технологии StakPak и Network Fast Cycle RAM. Цена - от $90. www.staktek.com chips.toshiba.com 3 июня Visual ESC от Summit Design поддерживает MIPS64 5K и память от Denali Visual ESC ориентирован на совместную верификацию программного и аппаратного обеспечения. В среду могут быть интегрированы как ISS-модели процессоров, так и HDL-модули другого аппаратного обеспечения. Цена Visual Elite ESC - от $20,000. www.sd.com 3 июня Avertec анонсирует открытие штаб-квартиры в Силиконовой долине Центры исследований и разработок останутся в Европе. Avertec - частная компания, основанная в 1998 году в Париже (Франция), для разработки средств back-end (на физическом уровне) верификации сложных проектов. На текущий момент Avertec имеет собственых дистрибьюторов в Японии и Азии. 3 июня Summit Design организовала симпозиум по ESL-проектированию в рамках 41-ой DAC В симпозиуме приняли участие представители Synopsys, Mentor, ARM, Verisity и Summit Design. www.sd.com/ESLsymposium.htm 3 июня EPSON подписала новое соглашение с Novas По новому соглашению удваивается число лицензий, приобретенное EPSON на использование средств отладки от Novas. www.novas.com 3 июня Использование новой технологии компиляции Viper в Tasking M16C повысило производительность кода на 40%, и сократило размер на 15% TASKING M16C поддерживает микроконтроллеры Renesas M16C и Renesas R8C/Tiny и включает TASKING Embedded Development Environment (EDE), C/C++/EC++ компилятор с проверкой кода на соответствие спецификации MISRA C, ассемблер, линкер, симулятор- отладчик CrossView Pro, TASKING ROM-монитор и M16C flasher. Комплект доступен на платформах PC/Windows и SUN/Solaris. www.altium.com/tasking/m16c 3 июня Faraday использует средства синтеза ASIC от Incentia Incentia предлагает три главных продукта: TimeCraft - для статического временного анализа на вентильном уровне DesignCraft - логический синтез с опциями оптимизаций для тестирования, сокращения энергии, уменьшения аппаратных затрат DesignCraft Pro - средство физического синтеза Faraday Technology Corporation - ведущий поставщик IP-компонент (fabless-компания), включая 32-битный RISC и DSP. В компании более 500 сотрудников (доход за 2003 год - $111 миллионов). Штаб-квартира в Тайване, службы и офисы - по всему миру, включая США, Японию, Европу и Китай. www.faraday-tech.com www.incentia.com 3 июня Philips использует Synopsys Galaxy При проеткировании по технологии 90 нм и 65 нм. www.synopsys.com 3 июня Hier Design лицензировала средства визуализации схем от Concept Engineering NlviewJA Widget - разработанный на Java, будет в результате встроен в PlanAhead фирмы Hier Design. Nlview от Concept - это стандартное средство генерации и просмотра схем, используемое разработчиками EDA продуктов в качестве графического интерфейса для схем на различном уровне абстракции - транзисторном, вентильном, блочном, регистровых передач, системном. Concept Engineering - частная компания, основанная в 1990 году в г.Фрайбург, Германия. Hier Design основана в 2001 году. www.concept.de www.hierdesign.com 3 июня Incentia анонсирует выпуск новых версий (2004.05) своих средств синтеза и временного анализа: TimeCraft, DesignCraft и DesignCraft Pro. Предыдущие релизы имели версию 2003.09. 3 июня Первые cdma2000-компоненты (по стандарту 1xEV-DV) для мобильных устройств третьего поколения разработаны Texas Instruments и STMicroelectronics www.st.com/cdma www.ti.com/cdmasolutions 3 июня Agere Systems выпускает компактный элемент памяти на 2Гбайта для мобильных устройств www.agere.com 3 июня Goyatek выбрала в качестве средства синтеза DesignCraft фирмы Incentia Goyatek Technology Inc. основана в 1998 году как сервисная служба по проектированию SoC. www.goya.com.tw www.incentia.com 3 июня Silicon Canvas купила Cohesion's AMS Schematic Entry AMS - средства ввода схем для аналоговых и смешанных проектов. www.sicanvas.com 3 июня Pulsic анонсирует выпуск новой версии Lyric Physical Design Framework своего средства физического синтеза 3 июня Silicon Navigator лицензировала средства визуализации схем фирмы Concept Engineering NlviewQT Widget, основанный на Qt будет интегрирован в средства Silicon Navigator по размещению и трассировке, основанные на работе с OpenAccess. www.concept.de www.sinavigator.com 6 июня Jeda Technologies анонсирует верификационные IP-компоненты: PCI-X, SPI-4, Ethernet, ARM AMBA Jeda Technologies была основана в декабре 2002 года командой ветеранов в области HVL (Hardware Verification Language). www.jedatechnologies.com 7 июня Synopsys и ARM сотрудничают в продвижении AMBA AXI AMBA AXI - это верификационная IP-компонента для интерфейсов типа AMBA AXI, обеспечивающих передачу данных со скоростью до 1.6 Гбайтов/сек на частоте 200 Мгц. www.synopsys.com/ipdirectory www.designware.com www.arm.com 7 июня Zoran Corporation купила Emblaze Semiconductor и входит на рынок мультимедийных мобильных телефонов Emblaze Semiconductor - это fabless-компания. www.zoran.com www.emblazesemiconductor.com 7 июня Xilinx купила Hier Design Xilinx разрабатывает новую архитектуру FPGA - Virtex-4, которая должна привести к удвоению плотности и производительности. Hier была членом Xilinx Alliance EDA Program со дня своего основания в 2001 году. PlanAhead от Hier уже сегодня интегрирован в средства разработки от Xilinx. Стратегически Xilinx нацелена вырваться из сегмента рынка программируемой логики с общим объемом доходов $5.1B на сегмент ASIC и ASSP с общим объемом доходов $36B. FPGA семейства Virtex-4, изготовленные по технологии 90 нм, с емкостью до 200,000 логических ячеек и частотой до 500 Мгц требуют новых средств синтеза, подобно PlanAhead, поддерживающих иерархическую, блочную и инкрементальную технологию. www.hierdesign.com www.xilinx.com 7 июня LSI Logic развивает платформу RapidChip Теперь 200 Мгц ARM926EJ-S и 212 MHz ARM966E-S доступны для включения в платформу RapidChip ASIC. Платформа RapidChip комбинирует высокую плотность и высокую производительность ASIC, короткое время выхода на рынок и возможность настройки пользователем FPGA. www.rapidchip.com www.lsilogic.com 7 июня Celoxica получила финансирование в размере $6.3 миллионов Celoxica занимается разработкой средств автоматического перевода сложных С-алгоритмов в аппаратное обеспечение. Среди потенциальных областей применения продуктов от Celoxica: DSP, обработка образов, видео-обработка, телекоммуникации, биометрика, секретность данных. Первый выпуск Celoxica DK Design Suite состоялся в марте 2001 года. Сегодня распространяется уже третья версия (DK3) и продано более 300 коммерческих лицензий в Азии, Европе и Америке. Celoxica DK поддерживает динамическое переразбиение функциональности между программным и аппаратным обеспечением, генерацию аппаратного обеспечения непосредственно с С-описаний, совместную отладку программного и аппаратного обеспечения. Штаб-квартира Celoxica, основанной в 1996 году, находится в Abingdon, UK, имеются офисы в Campbell, California и Yokohama, Japan. www.celoxica.com 7 июня Prentice Hall опубликовал новую книгу главы Tensilica Chris Rowen под названием "Engineering the Complex SOC: Fast, Flexible Design with Configurable Processors" Эта книга шаг за шагом описывает подход, использующий множество конфигурируемых процессоров как альтернативу сложному ручному кодированию RTL. Книга ориентирована на две группы читателей: главных менеджеров, желающих понять и управлять стратегией разработки SoC и главных архитекторов, инжернеров и разработчиков программного обеспечения, нацеленных на скорейшую разработку более надежных SoC-проектов. В книге вводятся ключевые концепции и способы конфигурации процессоров, расширения, совместной генерации программного и аппаратного обеспечения, разбиения задач на множество процессоров, обеспечения их взаимодействия. В книге использованы реальные примеры в качестве иллюстраций. Книга стала частью популярной серии "Modern Semiconductor Design". Книга продается по цене $89.00. www.phptr.com/title/0131455370 www.tensilica.com 7 июня EVE и Novas сотрудничают в создании оптимальных средств верификации и отладки SoC ZeBu фирмы EVE генерирует данные об эмуляции проекта в формате FSDB, используемом системами отладки Debussy и Verdi фирмы Novas. Предполагается дальнейшая интеграция продуктов двух фирм. В рамках программы Novas Harmony члены получают доступ к отрытым Novas API (application programming interfaces), что существенно упрощает проведение интеграции и обеспечение интероперабельности. www.eve-team.com 7 июня Toshiba начала производство SoC на базе X-архитектуры X архитектура позволяет проведение межсоединений по диагонали. www.toshiba.co.jp www.xinitiative.org 7 июня Synopsys coreAssembler уменьшает сроки и стоимость проектирования SoC coreAssembler позволяет конфигурировать и интегрировать готовые IP-компоненты (включая процессоры). Цена - около $90,000. www.synopsys.com 7 июня Celoxica Agility Compiler синтезирует из SystemC описания на Verilog или VHDL Изначально Celoxica поддерживала только Handel-C, а теперь и SystemC. www.celoxica.com 7 июня Mentor Graphics покупает 0-In Design Automation www.mentor.com 7 июня 0-In Design Automation анонсирует поддержку SystemVerilog 3.1a и IEEE-1076 VHDL в Archer Verification www.0-in.com 7 июня CoWare SPW интегрировала симулятор ModelSim Модифицированная версия SPW читает VHDL RTL-код и автоматически генерирует интерфейсы, позволяющие симулятору SPW чрезвычайно быстро параллеьно симулировать с ModelSim. Обеспечивается симуляция любого количества RTL блоков внутри контекста SPW. В перспективе планируется аналогичная поддержка Verilog. www.coware.com 8 июня Atrenta получила финансирование в размере $11M www.atrenta.com 8 июня QualCore Logic стала членом IBM IP Collaboration Program Эта программа начата в марте 2002 года, ее цель - установка взаимодействия IBM и фирм-разработчиков IP-компонентов. QualCore Logic основана в 1994 году. www.qualcorelogic.com 8 июня Altera сотрудничает с Synopsis в поддержке Hardcopy Structured ASIC После того, как пользовательский проект верифицирован в Stratix FPGA, Altera HardCopy Design Center выполняет все необходимые работы по созданию маски для производства HardCopy-чипов. Altera намерена использовать в этом процессе Synopsys Galaxy. HardCopy Stratix имеет ту же функциональность, но на 50% производительнее и на 40% меньше потребляет энергии. www.altera.com/hardcopystratix www.synopsys.com 8 июня Mentor Graphics купила Atair Compiler Technology (Австрия) Цель - усилить свои средства разработки встроенных систем. www.mentor.com 8 июня Graham Hellestrand, основатель VaST, избран IEEE Fellow www.vastsystems.com 14 июня Synplicity адаптировала свои средства синтеза для Gate Array фирмы NEC Electronics www.synplicity.com 14 июня MIPS Technologies выбрала SRS TruSurround XT в качестве стандартной технологии поддержки пользовательского аудио www.srslabs.com www.mips.com 14 июня Texas Instruments использует OCP-IP в своей архитектуре OMAP 2 www.OCPIP.org 14 июня Realtek Semiconductor использовала IP компонету PCI Express из библиотеки Synopsys DesignWare www.designware.com www.synopsys.com 15 июня Транслятор GDS-to-OASIS бесплатно раздается с сайта Mentor Graphics OASIS - это новый потоковый формат, созданный в ответ на потребности в более эффективной обработке растущих объемов данных, и предназначен для замены текущего формата GDS. Новый формат примерно в 50 раз сокращает размеры исходных данных GDSII. www.mentor.com/calibre www.mentor.com/dsm/techpaper 21 июня Synopsys и Virtio сотрудничают в разработке средств ESL- проектирования Цель сотрудничества - интегрировать потоки разработки программного и аппаратного обеспечения. Предполагатся интегрировать высокоскоростные программные модели популярных процессоров от Virtio в платформу верификации Discovery Verification Platform от Synopsis. Интеграция System Studio от Virtio и Synopsys VCS и Vera создаст унифицированную среду разработки и верификации для системного и RTL-уровней абстракции. www.virtio.com www.synopsys.com 21 июня Synopsys анонсирует серию семинаров по Galaxy Среди мест проведения семинаров: Тайвань, Индия, Китай, Канада, США. www.synopsys.com/news/events/seminars/power_sem.html 21 июня Infineon выбрала процессор 4KEc от MIPS Technologies для своих новых устройств передачи мультимедиа-данных www.infineon.com www.mips.com 22 июня EVE анонсирует ZeBu-XL ZeBu-XL выполнен на базе FPGA Xilinx Virtex-II 8000, может содержать до 64 таких FPGA, что соответствует 48 миллионам ASIC вентилей, с общим объемом оперативной памяти до 1.5 Гбт и пиковой частотой 30 Мгц. ZeBu-XL поддерживает HDL симуляцию, C/C++ симуляцию на поцикловом и транзактном уровне, регрессионное тестирование и внутрисхемную эмуляцию. Возможно использование всех режимов в одном проекте одновременно. Стартовая цена ZeBu-XL - $120,000. www.eve-team.com 22 июня Mentor Graphics использует Intraware SubscribeNet Service для распространения программного обеспечения В соотетствии с соглашением, SubscribeNet обеспечит пользователям Mentor непосредственный 24/7 доступ к программному обеспечеию, лицензиям и апдейтам. www.intraware.com 22 июня Texas Instruments сотрудничает с Nortel Networks для ускорения разработок VoIP www.ti.com/broadband www.nortelnetworks.com 22 июня Zarlink и Redux анонсируют интероперабельность продуктов, выполненных по спецификациям MEF (Metro Ethernet Forum) и CESoE (Circuit Emulation Services over Ethernet) Интероперабельность тестировалась на связке Zarlink ZL50111 (пакетный процессор) и Redux Communications Arranto 100TE (пакетный шлюз). www.zarlink.com www.reduxcom.com www.metroethernetforum.org 22 июня RTOS Nucleus PLUS от Accelerated Technology теперь работает и процессоре Freescale i.MX1, базирующемся на ядре ARM920T www.acceleratedtechnology.com 22 июня Zarlink и Axerra достигли интероперабельности IP/Ethernet/MPLS (Multi-Protocol Label Switching) Интероперабельность проверялась на взаимодействии устройств ZL50111 (пакетный процессор) и Axerra Networks AXN Multiservice Packet Concentrator. www.zarlink.com www.axerra.com 23 июня Synopsys инвестирует в HPL Technologies www.hpl.com 24 июня Cadence сотрудничает с Tech Museum of Innovation Cadence спонсировала проведение Tech Challenge - конкурса школьников с 5-го по 12-ый классы в решении технологических проблем реальной жизни. www.cadence.com 28 июня Virage Logic выпускает IPrima Mobile - IP-платформу с ультра-низким потреблением энергии Платформа IPrima Mobile включает память, регистровые файлы, библиотеку стандартных ячеек для обработки и обмена. Платформа IPrima Mobile выпускается по технологии 130 нм, планируется снижение проектных норм до 65 нм. Цена платформы IPrima Mobile - от $150,000. www.viragelogic.com 28 июня Synplicity выпускает новые версии своих средств синтеза FPGA Synplify и Amplify www.synplicity.com 28 июня Novas третий год подряд получает наибольшее признание пользователей по версии CMP 2004 EDA www.novas.com 28 июня Lattice Semiconductor анонсирует новые FPGA LatticeECP-DSP ("EConomyPlusDSP") Новые FPGA ориентированы на DSP-приложения, как высокопроизводительные и экономичные чипы. На них можно будет реализовать до 10 миллиардов умножений/сложений в секунду. по цене 0.5 цента на миллион умножений/сложений в секунду. Такие показатели идеально подходят к приложениям с интенсивными вычислениями, например, к таким, как обработка образов. LatticeECP-DSP будут иметь емкость от 6 до 41 K LUTs и от 97 до 576 контактов ввода/вывода. www.latticesemi.com 28 июня Altium выпускает новую версию P-CAD (P-CAD 2004) www.altium.com